SAR ADC PCB布局布線：參考路徑
這種情景在你身上發生過嗎？
最優PCB布局布線對于使ADC達到預期的性能至關重要。當設計包含混合信號器件的電路時，應該始終從良好的接地安排入手，并且使用最佳元件放置位置和信號走線將設計分為模擬、數字和電源部分。
參考路徑是ADC布局布線中最關鍵的，這是因為所有轉換都是基準電壓的函數。在傳統逐次逼近寄存器 （SAR） ADC架構中，參考路徑也是最敏感的，因為基準引腳上有到基準源的動態負載。
由于基準電壓在每次轉換期間被數次采樣，高電流瞬變出現在這個終端上，其中ADC內部電容器陣列在這個位置位時被開啟和充電。基準電壓在每個轉換時鐘周期內必須保持穩定，并且穩定至所需的N位分辨率，否則的話會出現線性誤差和丟碼錯誤。
圖1顯示典型12位SAR ADC基準終端上的轉換階段期間的電流瞬變。
圖1. 12位SAR ADC基準引腳上的電流瞬變
由于這些動態電流，需要使用高質量旁路電容器（CREF）對基準引腳進行去耦合操作。此旁路電容器用作一個電荷存儲器，在這些高頻瞬變電流期間提供瞬時充電。應該將基準旁路電容器放置在盡量靠近基準引腳的位置上，并使用較短的低電感連接將它們連接在一起。
圖2為有兩個獨立內部電壓基準的14位雙ADC ADS7851的電路板布局布線示例。
在這個四層PCB電路板示例中，設計人員使用了位于元件正下方的堅固接地平面，并將電路板劃分為模擬和數字部分，以使敏感輸入和基準信號遠離噪聲源。他用10μF，X7R級，0805尺寸的陶瓷電容器 （CREF-x） 來旁路REFOUT-A和REFOUT-B基準輸出，以實現最優性能，并且將他們連接至使用小型0.1 ?串聯電阻的元件上，以保持總體阻抗高頻時較低且恒定。他還使用寬跡線來減少電感。
我強烈建議把CREF與ADC放在同一層上。還應該避免在基準引腳和旁路電容器之間放置導孔。ADS7851的每一個基準接地引腳都有單獨的接地連接，而每個旁路電容器都有到接地路徑的低電感連接。
如果你正在使用需要外部基準源的ADC，你應該盡量降低參考信號路徑中的電感——從基準緩沖器輸出到旁路電容器，到ADC基準輸入。
圖3為使用外部基準和緩沖器的18位SAR ADC ADS8881的布局布線示例。通過將電容器放置在引腳的0.1英寸范圍以內，并且將其與寬度為20密耳的跡線和多個15密耳的接地導孔相連，設計人員將基準電容器和REF引腳之間的電感保持在小于2nH的水平上。我推薦使用額定電壓至少為10V的單個，10uF，X7R級，0805尺寸的陶瓷電容器。
基準緩沖器電路到REF引腳的跡線長度保持為盡可能的短，以確保快速穩定響應。
REF引腳的正確去耦合對于實現最優性能十分關鍵。此外，在參考路徑中保持低電感連接使得基準驅動電路在轉換期間保持穩定，使你向獲得所需的效果又邁進了一步。
圖3. 具有外部基準和緩沖器的ADC布局布線示例
(來源：EETOP )
